출원번호 : 10-2015-0084788 (출원일: 2015-06-16)
등록번호 : 10-1551831 (등록일: 2015-09-03)
특허권자 : 충남대학교산학협력단
요약 : 본 발명은 순환 중복 검사 장치 및 방법에 관한 것이다. 본 발명의 일 실시 예에 따른 순환 중복 검사 장치는, CRC 발생 다항식의 최고 차수가 n이며, 트랜스포트 블록을 다수의 서브 블록으로 분할하여 각 서브 블록으로부터 비트 시퀀스를 입력받아 순환 중복 검사하는 다수의 서브 블록 순환 중복 검사부, 및 상기 다수의 서브 블록 순환 중복 검사부로부터 출력된 제2 코드들을 갈로아 필드(Galois Field) 덧셈하는 갈로아 필드 덧셈부를 포함하며, 각각의 서브 블록 순환 중복 검사부는: 각 서브 블록에 할당된 가중치를 나타내는 서브 블록 가중치 코드를 CRC 연산하여 얻은 제1 코드와 상기 비트 시퀀스를 갈로아 필드 곱셈하여 가중 비트 시퀀스를 생성하는 갈로아 필드 곱셈부, 및 n개의 레지스터를 포함하며 상기 가중 비트 시퀀스를 각각의 레지스터에 갈로아 필드 덧셈하여 입력받아 제2 코드를 출력하는 선형 피드백 시프트 레지스터를 포함할 수 있다.
대표청구항 : CRC(Cyclic Redundancy Check) 발생 다항식의 최고 차수가 n인 순환 중복 검사 장치에 있어서,다수의 서브 블록으로 분할된 트랜스포트 블록의 각 서브 블록으로부터 비트 시퀀스를 입력받아 순환 중복 검사하는 다수의 서브 블록 순환 중복 검사부; 및상기 다수의 서브 블록 순환 중복 검사부로부터 출력된 제2 코드들을 갈로아 필드(Galois Field) 덧셈하는 갈로아 필드 덧셈부를 포함하며,각각의 서브 블록 순환 중복 검사부는: 각 서브 블록에 할당된 가중치를 나타내는 서브 블록 가중치 코드를 CRC 연산하여 얻은 제1 코드와 상기 비트 시퀀스를 갈로아 필드 곱셈하여 가중 비트 시퀀스를 생성하는 갈로아 필드 곱셈부; 및 n개의 레지스터를 포함하며 상기 가중 비트 시퀀스를 각각의 레지스터에 갈로아 필드 덧셈하여 입력받아 제2 코드를 출력하는 선형 피드백 시프트 레지스터;를 포함하는 순환 중복 검사 장치.
상세링크 : http://newsd.wips.co.kr/wipslink/api/dkrdshtm.wips?skey=3515374000803
