3차원 플래시메모리가 도입된 6T 비휘발성 SRAM

 

출원번호 : 10-2019-0115122 (출원일: 2019-09-19)

등록번호 : 10-2222813 (등록일: 2021-02-25)

특허권자 : 충남대학교산학협력단

요약 : 본 발명은 6T SRAM(Static random access memory)의 휘발성(Volatile) 특성과 낮은 집적도를 개선하여 동작 속도가 빠르면서 전원이 차단된 후에도 정보가 사라지지 않고 유지되며, 고집적도를 갖는 3차원 플래시메모리가 도입된 6T 비휘발성 SRAM에 관한 것이다. 본 발명에 따른 3차원 플래시메모리가 도입된 6T 비휘발성 SRAM은 기판 상에 3차원으로 적층되는 리피트(Repeat) 블록과 억세스 블록을 포함할 수 있다. 상기 리피트 블록은 제1 인버터와 제2 인버터가 인버터 래치(latch)를 이루어 기판 상에 형성된다. 또한, 상기 제1 인버터는 제1 풀업(pull up) 트랜지스터에 연결되는 제1 풀다운(pull down) 트랜지스터(220)로 형성된다. 또한, 제2 인버터는 제2 풀업(pull up) 트랜지스터에 연결되는 제2 풀다운(pull down) 트랜지스터로 형성된다. 또한, 상기 억세스 블록은 두 개의 비휘발성(Non-volatile) 메모리 소자로 이루어져 상기 리피트 블록 상에 수직으로 적층 된다. 또한, 상기 억세스 블록은 제1 인버터의 출력과 비트라인 노드 사이에 연결되는 제1 억세스 트랜지스터(Access Transistor)와, 상기 제2 인버터의 출력과 비트라인바 노드 사이에 연결되는 제2 억세스 트랜지스터(Access Transistor)를 포함할 수 있다.

대표청구항 : 6T 비휘발성(nonvolatile) SRAM(Static Random Access Memory)에 있어서,기판;제1 풀업(pull up) 트랜지스터에 연결되는 제1 풀다운(pull down) 트랜지스터와, 제2 풀업(pull up) 트랜지스터에 연결되는 제2 풀다운(pull down) 트랜지스터로 이루어져 상기 기판 상에 적층되는 리피트(Repeat) 블록; 및두 개의 비휘발성(Non-volatile) 메모리 소자로 이루어져 상기 리피트 블록 상에 수직으로 적층 되는 억세스 블록;을 포함하고,상기 억세스 블록은6T 비휘발성 SRAM 셀의 프리차지(Precharge) 전압을 통해 발생하는 HEI(Hot electron injection)를 이용하여 비휘발성(Non-volatile) 메모리 소자의 플로팅 게이트(Floating gate)가 차지(charge)되는 것을 특징으로 하는 3차원 플래시메모리가 도입된 6T 비휘발성 SRAM.

상세링크 : http://newsd.wips.co.kr/wipslink/api/dkrdshtm.wips?skey=3521112001465