테스트 패턴을 구비하는 반도체 장치

기계
테스트 패턴을 구비하는 반도체 장치

출원번호 : 10-2019-0015115 (출원일: 2019-02-08)

등록번호 : 10-2205397 (등록일: 2021-01-14)

특허권자 : 충남대학교산학협력단

요약 : 본 발명은 전하 이동을 검출할 수 있는 테스트 패턴을 구비하는 반도체 장치 및 테스트 패턴을 이용한 반도체 장치의 전하 이동을 검출하는 방법을 개시한다. 반도체 장치는 기판의 메모리 영역에 배열된 메모리 셀들; 및 상기 메모리 영역과는 별도의 영역에 상기 메모리 셀들과는 분리되어 기판상에 형성되는 테스트 셀을 구비한다. 상기 테스트 셀은 면적 대비 둘레의 비가 일정 이상의 크기를 갖는 테스트 패턴을 포함한다.

대표청구항 : 기판의 메모리 영역에 배열된 다수의 메모리 셀들; 및 상기 메모리 영역과는 별도의 영역에 상기 메모리 셀들과는 분리되어 기판상에 형성되는 테스트 셀을 구비하되, 상기 테스트 셀은 적어도 전하 트랩층을 포함하며, 상기 테스트 셀은 면적 대비 둘레의 비가 일정 이상의 크기를 갖는 테스트 패턴을 포함하는 것을 특징으로 하는 반도체 장치.

상세링크 : http://newsd.wips.co.kr/wipslink/api/dkrdshtm.wips?skey=3521042000829