순환 중복 검사 장치 및 방법

출원번호 : 10-2013-0157309 (출원일: 2013-12-17)

등록번호 : 10-1551830 (등록일: 2015-09-03)

특허권자 : 충남대학교산학협력단

요약 : 본 발명은 순환 중복 검사 장치 및 방법에 관한 것이다. 본 발명의 일 실시예에 따른 순환 중복 검사 장치는, 트랜스포트 블록을 분할한 서브 블록을 디코딩하는 하이-래딕스(high-radix) 병렬 디코더로부터 복수의 비트 시퀀스를 입력받아 순환 중복 검사하는 다수의 서브 블록 순환 중복 검사부; 및 상기 다수의 서브 블록 순환 중복 검사부로부터 출력된 코드들을 갈로아 필드(Galois Field) 덧셈하는 갈로아 필드 덧셈부를 포함하며, 각각의 서브 블록 순환 중복 검사부는: 상기 복수의 비트 시퀀스를 각각 CRC(Cyclic Redundancy Check) 연산하고, 상기 CRC 연산으로 얻은 복수의 CRC 코드를 각 비트마다 교차 배치하여 제 1 코드를 출력하는 제 1 CRC 연산부; 상기 제 1 코드를 CRC 연산하여 제 2 코드를 출력하는 제 2 CRC 연산부; 및 상기 트랜스포트 블록 내 해당 서브 블록의 위치를 나타내는 블록 위치 코드를 CRC 연산하여 얻은 블록 위치 CRC 코드를 상기 제 2 코드와 갈로아 필드 곱셈하여 제 3 코드를 출력하는 갈로아 필드 곱셈부;를 포함할 수 있다.

대표청구항 : 트랜스포트 블록을 분할한 서브 블록을 디코딩하는 하이-래딕스(high-radix) 병렬 디코더로부터 복수의 비트 시퀀스를 입력받아 순환 중복 검사하는 다수의 서브 블록 순환 중복 검사부; 및상기 다수의 서브 블록 순환 중복 검사부로부터 출력된 제 3 코드들을 갈로아 필드(Galois Field) 덧셈하는 갈로아 필드 덧셈부를 포함하며,각각의 서브 블록 순환 중복 검사부는: 상기 복수의 비트 시퀀스를 각각 CRC(Cyclic Redundancy Check) 연산하고, 상기 CRC 연산으로 얻은 복수의 CRC 코드를 각 비트마다 교차 배치하여 제 1 코드를 출력하는 제 1 CRC 연산부; 상기 제 1 코드를 CRC 연산하여 제 2 코드를 출력하는 제 2 CRC 연산부; 및 상기 트랜스포트 블록 내 해당 서브 블록의 위치를 나타내는 블록 위치 코드를 CRC 연산하여 얻은 블록 위치 CRC 코드를 상기 제 2 코드와 갈로아 필드 곱셈하여 상기 제 3 코드를 출력하는 갈로아 필드 곱셈부;를 포함하는 순환 중복 검사 장치.

상세링크 : http://newsd.wips.co.kr/wipslink/api/dkrdshtm.wips?skey=3515374000344