출원번호 : 10-2013-0005013 (2013년01월16일)
등록번호 : 10-1423083 (2014년07월18일)
특허권자 : 한밭대학교
요약 : 본 발명은 HEVC 복호기용 역변환기 설계 방법에 관한 것으로, 보다 상세하게는 HEVC의 복호화 효율을 향상시키면
서, 낮은 주파수에서 고화질의 영상을 제공할 수 있도록 함은 물론, 연산의 복잡도를 낮추어 하드웨어의 크기를
최소화할 수 있도록 한 것이다.
특히, 본 발명은 HEVC의 복호화에 이용되는 32×32 역변환행렬을 두 개의 16×16 행렬로 재구성하고, 재구성된
행렬을 쉬프트연산기와 덧셈연산기를 이용하여 계산하도록 하며, 멀티 사이클 패스를 적용하여 하드웨어를 설계
함으로써, 하드웨어의 크기를 최소화하고 낮은 주파수에서도 복효화 효율을 크게 향상시킬 수 있다.
또한, 본 발명은 32×32 역변환행렬 뿐만 아니라 16×16, 8×8 등의 역변환행렬에도 적용이 가능함은 물론, HEVC
의 부호화에도 적용할 수 있으며, 영상처리를 위한 다양한 임베디드 시스템에도 용이하게 적용할 수 있다.
따라서, 영상처리분야, 특히 HEVC을 이용한 고해상도 동영상처리분야는 물론, 이와 유사 내지 연관된 분야에서
신뢰성 및 경쟁력을 향상시킬 수 있다.
