출원번호 : 10-2013-0007211 (2013년01월23일)
등록번호 : 10-1360866 (2014년02월04일)
특허권자 : 한밭대학교
요약 : 본 발명에 따른 HEVC CAVAC 복호기는 오프셋과 레인지의 뺄셈 연산을 수행하여 중간값을 계산하는 선연산 모듈;
상기 레인지와 rLPS ROM에서 읽은 rLPS의 뺄셈 연산을 수행하여 rMPS를 계산하는 감산 모듈; 상기 중간값과 상기
rLPS의 덧셈 연산을 수행하여 최종값을 계산하는 가산 모듈; 및 상기 최종값의 최상위 비트를 확인하여 현재 확
률 상태를 결정하는 상태결정 모듈;을 포함하는 것을 특징으로 한다.
