디지털 회로의 오동작을 방지하기 위한 보호 회로 Protection circuit for preventing a digital circuitry from abnormal operations

출원번호 : 10-2015-0140221 (2015년10월06일)

등록번호 : 10-1697527 (2017년01월12일)

특허권자 : 울산과학기술원

요약 :

본 발명의 일 실시예에 의한 디지털 회로의 오동작을 방지하기 위한 보호 회로는, 주파수 발진기의 출력과 파워 온 리셋 회로의 출력을 수신하는 디지털 회로의 보호 회로에 있어서, 상기 주파수 발진기의 출력과 상기 파워 온 리셋 회로의 출력에 기반하여 상기 디지털 회로의 동작 준비가 완료되었음을 나타내는 준비 완료 신호를 출력하는 오동작 방지부를 포함하여, 최소한의 구성요소를 사용하여 파워 온 리셋 회로의 리셋 펄스의 지속 시간 동안 안정화되지 못한 주파수 발진기로 인한 디지털 회로의 오동작을 방지할 수 있다.

 

 

1020150140221