소스와 드레인에 오버랩된 게이트 구조를 가진 터널링 전계효과 트랜지스터(Tunneling field effect transistor having a gate overlap the source and drain)

출원번호 : 10-2018-0026269 (2018년03월06일)

등록번호 : 10-2033324 (2019년10월11일)

특허권자 : 한경대학교 산학협력단

요약 :

본 발명은 소스와 드레인에 오버랩된 게이트 구조를 가진 터널링 전계효과 트랜지스터에 관한 것으로서, 더욱 상세히는 터널링 전계효과 트랜지스터의 소스 영역과 드레인 영역 각각에 오버랩된 연장 게이트 구조를 가지도록 구성되어 라인 터널링과 포인트 터널링으로 인한 험프 현상을 제거한 소스와 드레인에 오버랩된 게이트 구조를 가진 터널링 전계효과 트랜지스터에 관한 것이다. 본 발명에 따른 소스와 드레인에 오버랩된 게이트 구조를 가진 터널링 전계효과 트랜지스터는 단일 게이트 구조의 TFET와 달리 소스와 드레인의 상부에 연장되어 소스와 드레인 각각의 일부에 오버랩된 연장 게이트의 구조를 가지며, 이러한 연장 게이트의 구조를 통해 역방향성 전류를 감소시키면서 라인터널링이 활성화되어 험프 현상을 제거할 수 있을 뿐만 아니라 높은 성능을 보장하는 효과가 있다.