표면 거칠기 산란을 최소화 또는 없앤 고성능 저전력 전계효과 트랜지스터 소자의 제조방법 Method of high-performance and low-power field-effect transistor fabrication without or minimizing surface roughness scattering

출원번호 : 10-2014-0158895 (2014년11월14일)

등록번호 : 10-1611337 (2016년04월05일)

특허권자 : 울산과학기술원

요약 :

본 발명은 표면 거칠기 산란을 최소화 또는 없앤 고성능 저전력 전계효과 트랜지스터 소자의 제조방법에 관한 것으로서, 스트레인드 실리콘 기판을 핀 구조로 에칭하는 제1 단계; 그 위에 언도프드 SiGe를 적층하는 제2 단계; 상기 언도프드 SiGe을 에칭하는 제 3단계; 리소그라피 후 에칭하는 제4 단계; 그 위에 도프드 SiGe을 적층하는 제5 단계; 상기 도프드 SiGe을 리소그라피 후 에칭하는 제6 단계; 및 상기 도프드 SiGe 위에 산화물과 게이트 금속을 차례로 적층하여 트랜지스터 소자를 구성하는 단계를 포함하여 이루어지며, FinFET의 장점인 좋은 채널 제어가능성, 높은 온 커런트(on-current)와 HEMT의 장점인 전자의 높은 이동도를 모두 취할 수 있는 Fin HEMT를 구현할 수 있는 효과가 있다.

 

1020140158895